不靠EUV，芯片性能开始竖着长

算力焦虑，可能一直找错了方向。

2026年9月4日，华为董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv提交了第三篇署名论文《Huawei's τ Chip Was Supposed to Melt?》，标题本身就带着回应意味——针对的正是流传已久的行业质疑：三维堆叠必然发烫。这篇论文用量产芯片的分模块实测数据给出了正面回答，也把一个更深的命题摆上了台面：当性能进步与光刻制程部分解耦，整个半导体的价值池分布函数将被重写。对机器人行业而言，这件事的意义一点都不亚于对手机行业。

📉 一篇论文，终结了堆叠发烫的口水战

发不发烧，数字说了算。

先看场景。过去两年，凡讨论先进封装、三维堆叠，会议室里总会出现同一种质疑：把两颗芯片摞起来，散热怎么办？功率密度上去了，热流密度跟着上去，芯片不是降频就是过热。这个质疑并非空穴来风——堆叠的本质是把本来摊在平面上的热量压缩进更小的体积里。因此这篇论文的标题才会刻意写成" supposed to melt "（本该融化了）。

何庭波给出的实测数据是：麒麟2026晶体管密度从每平方毫米1.55亿颗提升至2.38亿颗，提升55%；等性能条件下，NPU功耗下降66%，GPU功耗下降58%，CPU性能核功耗下降41%；而最关键的指标——NPU功率密度——下降了73%。

注意最后一行。功率密度下降73%，意味着单位面积发热反而更低——这正是对"堆叠必发烫"最直接的否定。机理不是"算得更少"，而是"搬得更少"：逻辑折叠把水平长走线换成垂直短互连，典型核心走线缩短约20%，关键路径最高缩短70%，时钟缓冲器数量从4.36万个降到1.9万个。

数据搬动的距离，才是功耗的大头。这一判断，在业内私下早有共识，只是没有人用量产芯片的分模块数据把它钉死在纸面上。

🔀 韬定律：把性能和光刻解耦

摩尔定律慢下来，韬定律接上来。

何庭波论文背后的体系被业界称为"韬定律"。它的真正产业含义，不在于"又多了一条技术路线"，而在于把性能进步与光刻制程部分解耦。过去三十年的游戏规则是：想要更多性能，就等更先进的光刻——DUV等EUV，EUV等High-NA，进度卡在谁手里，性能就卡在谁手里。光刻机是整个产业链的节拍器，也是最稀缺、最被卡脖子的环节。

逻辑折叠改写了这个前提。它不依赖更细的制程来缩短互连，而是直接把芯片在垂直方向折叠，用短互连替代长走线。走线短了，寄生电容小了，功耗低了，频率上去了——这一切发生在现有制程节点上。制程不动，性能照样翻着涨，这是与传统摩尔路径本质不同的地方。

更关键的是可复制性。混合键合间距有一条清晰的代际路线：1500nm → 1000nm → 720nm → 480nm。每缩小一代，逻辑折叠的收益就再放大一档。在Ratio（键合间距/顶层金属间距）向1收敛的过程中，性能提升是结构性的、可预期的，而不是押注某台光刻机的交货日期。

对被制程进度反复折磨的整个行业来说，这是一条绕开节拍器的新路。

🏭 五道关口：设备端的确定性订单

解耦了光刻，钱流向了另一批公司。

韬定律重写的不只是芯片架构，还有产业链的价值分配。传统先进制程的资本开支高度集中在光刻环节，而混合键合路线把刚性需求转向了一组全新的工艺设备。论文揭示的产业逻辑非常明确：在键合间距向480nm推进的过程中，有五道绕不过去的关口——

第一道，ALD超薄绝缘膜——键合界面的绝缘层要薄到纳米级且均匀；第二道，TSV深孔刻蚀——垂直互连的硅通孔要打得又深又准；第三道，晶圆减薄CMP——芯片要磨到足够薄才能摞起来；第四道，混合键合设备——这是整条路线的核心装备；第五道，量检测——键合界面的缺陷检测精度决定了良率天花板。

这五道关口的共同特点是：需求刚性且跨越多代产品。键合间距从1500nm走到480nm，每一步都需要这五类设备升级迭代，而且与EUV进度完全脱钩。用业内的话说，这是一条确定性设备需求曲线——不押注技术路线的胜者，只押注这条路线本身。据多位接近设备环节的人士透露，混合键合相关工艺的设备预算，近两年在多地的产线规划中权重明显上升，逻辑正是看中这种跨代确定性。

对国产设备链而言，这也是少数几个与海外龙头几乎站在同一起跑线的赛道——毕竟混合键合本身就是一个新兴工艺门类，没有百年积累的护城河需要追赶。

🤖 机器人视角：NPU功率密度才是命门

人形机器人缺的不是算力总量，是每瓦算力。

切换到本站的视角。具身智能的算力困境，本质是能源困境：一个人形机器人的整机功耗预算有限，电池容量、散热重量、关节驱动都要分走瓦数，留给"大脑"的份额非常紧张。机器人厂商做系统设计时的第一约束从来不是TOPS不够，而是每瓦TOPS不够、每立方厘米TOPS不够。

回到前文的数据：NPU等性能功耗下降66%，NPU功率密度下降73%。这两个数字对机器人行业几乎是量身定做——NPU恰恰是具身智能负载最重的计算单元，视觉感知、SLAM、VLA模型的推理都压在NPU上。功率密度降73%，意味着同样算力下热设计压力大幅缓解；功耗降66%，意味着电池预算可以让出更多给关节和传动。

机器人产业链可以从两条路径受益：其一，终端侧，逻辑折叠架构的SoC进入机器人主控，让边缘端跑得动更大的模型；其二，训练侧和云端，数据中心同样受功耗墙约束，堆叠路线在服务器端的推广会直接降低具身智能训练的算力成本。设备端的五道关口则意味着国产半导体设备与国产机器人之间存在一个协同成长的闭环——芯片、设备、整机，链条上每一环的确定性都在增强。

一位机器人公司的创始人在私下交流里说过一个朴素的判断：整机降本的天花板，越来越取决于上游芯片的功耗曲线。韬定律给出的答案，恰好卡在了这个天花板上。

⚠️ 冷思考：解耦不是免死金牌

论文解决发烫质疑，但没取消物理定律。

需要泼一盆冷水。第一，散热问题被大幅缓解，不等于消失——功率密度下降73%是在特定架构、特定负载下测得的，堆叠层数继续增加，热流路径只会更长，界面的热阻管理依然是硬仗。第二，逻辑折叠对设计流程的重构是革命性的，EDA工具链、已知良好裸片（KGD）筛选、键合良率的爬坡，都是量产端的现实成本。第三，键合间距从1500nm走向480nm，每一代的工艺窗口都在收窄，量检测的精度要求指数级上升——五道关口里，最后一道往往是最贵的一道。

对产业观察者而言，真正值得跟踪的是三个信号：键合间距代际推进的实际节奏、Ratio收敛过程中良率曲线的斜率、以及逻辑折叠架构向更多品类芯片（尤其是高算力NPU）扩散的速度。只要这三个信号持续向好，性能与光刻解耦这件事就不是一篇论文，而是一个时代的转折。

结语

韬定律的反击，本质是用结构和距离，替行业赎回了被制程进度绑架的时间。麒麟2026的分模块实测数据证明：性能不必等光刻，发热也不必然随堆叠恶化。对半导体产业，它重写了价值池的分布，五道关口构成了与EUV脱钩的确定性设备需求；对机器人产业，NPU功耗和功率密度的大幅优化，直接松动了具身智能最大的两个约束——电池和散热。摩尔定律的钟摆变慢了，但算力的故事没有结束，它只是换了个方向，开始竖着长。接下来要盯的，是键合间距的每一次缩小，和每一次良率的爬坡。